PAT-NO:

JP402237039A

DOCUMENT-IDENTIFIER:

JP 02237039 A

TITLE:

MANUFACTURE OF SEMICONDUCTOR DEVICE

PUBN-DATE:

September 19, 1990

INVENTOR-INFORMATION: NAME KOBAYASHI, IKUNORI HOTTA, SADAKICHI UNO, MITSUHIRO

ASSIGNEE-INFORMATION:

NAME MATSUSHITA ELECTRIC IND CO LTD COUNTRY

N/A

APPL-NO:

JP01057021

APPL-DATE:

March 9, 1989

INT-CL (IPC): H01L021/336, H01L029/784

US-CL-CURRENT: 148/DIG.151, 438/FOR.420

ABSTRACT:

PURPOSE: To contrive the improvement of the easiness for manufacturing semiconductor device on a large-sized substrate by method wherein a diffusion preventive layer for preventing a first conductor layer from diffusing in

insulator layer or a semiconductor layer is formed using a plating method.

CONSTITUTION: A gold layer, which is used as a gate electrode 2 and has a

very specific resistance, is formed in a desired form by a printing method.

Moreover, a diffusion preventive layer 3 for preventing the gold layer

diffusion in a silicon nitride gate insulator layer 4 can be formed in a

to be required by an electrolytic plating method without using a photolithography and a pattern formation process using a conventional

deposition or a photolithography can be reduced. Thereby, even in case a large-sized substrate 1, for example, a one-meter square substrate is used, the

easiness of manufacture of a FET (thin film transistor) array can be improved.

Moreover, as the electrode 2 is an electrode of a two layer structure consisting of the gold layer and the layer 3, there is no deterioration of the

characteristics of the TFTs due to the diffusion of the gold layer and a signal

voltage is never reduced even at the terminal of the substrate 1.

COPYRIGHT: (C) 1990, JPO&Japio

19 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

平2-237039

@Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)9月19日

H 01 L 21/336 29/784

8624-5F H 01 L 29/78 3 1 1

審査請求 未請求 請求項の数 4 (全5頁)

会発明の名称 半導体装置の製造方法

> 20特 顧 平1-57021

29出 願 平1(1989)3月9日

@発 明 者 小 林 郁 曲 個発 明 堀 定 H 吉

大阪府門真市大字門真1006番地 大阪府門真市大字門真1006番地

松下電器産業株式会社内 松下電器産業株式会社内

@発 明 野 光宏 勿出 願 人 松下電器産業株式会社

大阪府門真市大字門真1006番地

大阪府門真市大字門真1006番地 松下電器產業株式会社內

74代 理 人 外1名 弁理士 粟野 重孝

明

1. 発明の名称

半導体装置の製造方法

- 2. 特許請求の範囲
- (1) 基板に第1の導電体層を選択的に被着形成 する工程と、前記第1の導電体層を核にして拡散 防止層を選択的に形成被覆する工程と、前記第1 の導電体層の一部と重なるように少なくとも半導 体層あるいは絶縁体層の一方を被着形成する工程 を有する半導体装置の製造方法。
- (2)拡散防止層を選択的に被覆する工程が、メ ッキ法を用いて被覆する工程であることを特徴と する群求項1記載の半導体装置の製造方法。
- (3) 第1の導電体層を印刷法により選択的に被 着形成することを特徴とする請求項1記載の半導 体装置の製造方法。
- (4) 基板に絶線体層および半導体層の両方を被 舒形成し、 前記半導体層の一部と重なるように第 2の導電体層を選択的に被替形成する工程を有す ることを特徴とする請求項1記載の半導体装置の

製造方法。

3. 発明の詳細な説明

産業上の利用分野

本発明は半導体装置、 特に被晶と組み合わせて 画 & 表示装置を構成するための薄膜トランジスタ (以後タイエフタィ(TFT)と呼ぶ)をマトリクス状 に形成するための製造方法に関するものである。

従来の技術

第3図に従来のTFTァレイの要部構成断面図 を示す。 ガラス基板31上に例えばアルミニウム 等のゲート電極32なる第1の導電体層が形成さ れ、アルミニウム上にクロムよりなる拡散防止層 33が形成され、非晶質シリコン半導体層35が 窒化シリコンゲート絶縁体層34を介して形成さ れ、アルミニウム等のソース、ドレイン電極38 a、38bなる第2の導電体圏が形成されている。

TFTアレイは種々の大きさのガラス基板上に 形成されるが、 ガラス基板が大きくなればなるほ どソース電極、ゲート電極各々に供給する信号電 圧がその終端において低下する問題がある。この

問題を解決するためにゲートで極、ソース電極を低比抵抗の事気体(例えば金、銀、白金、アルミニウム、鋼など)を材料として用いて形成する。しかしながらこれらの導気体材料は特に基板を加熱する工程(例えば絶縁体層、半導体層を被着する工程)において半導体層あるいは絶縁体層中に拡散しやすく、その結果TFT特性が劣化する(耐熱性に劣る)という課題を有している。この拡散を抑制するために上述した拡散防止層33を形成している。

次に上述の構造を持つTFTアレイの従来の製造方法について簡単に説明する。 まず、 ガラス基板 31上全面にアルミニウムおよびクロムを連続的にスパッタ蒸着し、 フォトリングラフィにより クロムおよびアルミニウム の不要部分を順次 除過 3 を形成する。 このフォトリングラフィは 材料 フェトマスクを通して露光し (この時 すでに前のフォトリングラフィにより形成した形状に整合させ

۵.

また、所望の形状の電極等を形成するために用いられるフォトリングラフィは、フォトレジスト 壁布ーフォトマスク整合一路光一現像ーエッチングーレジスト除去というように多くの工程が必定であるという課題を有する。 さらに大型基板にフォトマスクを使うフォトリングラフィにより所望の形状を形成するためには、 数度に分割している。

本発明はかかる従来の技術の課題に鑑みなされたもので、 TFTTレイの 導電体層を印刷法により 形成し、 かつこの第1の 導電体層が半導体層 あいは絶縁体層に拡散する のを防止する 拡散的 準電体層をフォトリングラフィを用いることなる 形成することができる とができる半導体 装置を安価に 製造することを目的としている。

課題を解決するための手段

る必要がある)、 次いで現像することにより所望 の形状として残し、 レジストが残らずに露出して いる各材料の不要部分をエッチングして除去する 技術である。

ついで全面に窒化シリコンゲート絶縁体層34、 非品質シリコン半導体層35を化学気相堆積法等 により順次被替する。 その後、全面に被着した非 品質シリコン半導体層35をフォトリソグラフィ を用いて島 状の半導体層35にする。 そして最後 に、アルミニウムを全面にスパッタ蒸着した後、 フォトリソグラフィによりアルミニウムの不要額 分を除去して所望の形状のソース、ドレイン電極 38a、38bを形成して従来の技術によるTF Tアレイが完成する。

発明が解決しようとする課題

前述のTFTァレイの製造方法では第1の導電体層であるゲート電極の側面に拡散防止層が形成されないため、拡散防止層が全くない場合に比べ少ないがこの側面からアルミニウムが徐々に拡散し、TFT特性が劣化するという課題を有してい

上記課題を解決するための本発明の技術的手段は、第1の導電体層であるゲート電極、あるいはソース、ドレイン電極を低比抵抗の金属を用いて印刷法により形成した後、前記低比抵抗の金属が核となるように気相あるいは液相中にてそれ自身の反応や電気分解、陽極酸化、電気泳動等のメッキ法を用いて導電体あるいは絶縁体からなる拡散防止層により第1の導電体層を被避することである。

作 用

本発明は上述したように、 第1の事就体層の形成方法として印刷法を用いることにより、 真空蒸費工程およびフォトリングラフィを必要とすることなく、 それぞれの電極の必要部分のみを所望の形状で被替形成でき、 さらに拡散防止層の形成方法としてメッキ法を用いることにより第1の導電体層が半導体層あるいは絶縁体層に拡散するのを抑制できる。

以上述べたように本発明によれば第1の帯電体

圏の真空蒸着の工程およびフォトリソグラフィの 工程を削減して、 熱工程においてTFT特性が劣 化することのない低抵抗の第1の導電体層を形成 できるため、 大型基板上へのTFTアレイなどの 製造の容易性が向上できる。

実 施 例

以下、本発明の一実施例について説明する。

第1図(a)~(d)に、本発明の第1の実施例におけるTFTTレイの工程断面図を示す。 第1図(a)に示すようにガラス基板1上にゲート電極2となる金(その他銀、白金、銅、アルミニウム等が可能)を印刷法により図のような形状で被替する。 次に第1図(b)に示すようにが一ト電極2上に電解メッキ法(基板1に形成した金属を一方の電極とし、それと対向する電極気分解を行なって金属を被着する)により液相中にて電気分解を行なって金属を被着する(被着する必必のないのでないで金属を被着するのではよりのないのででである。 被いて第1図(c)に示すように全面に

の製造容易性が向上でき、また金及び拡散防止層 3の2層構造の電極であるため、金の拡散による TFT特性の劣化がなく、かつ大型基板1の終始 においても信号電圧が低下することがないという 効果を奏する。

第2図(a)~(d)に、本発明の第2の実施例におけるTFTTレイの工程断面図を示す。 第2図(a)に示すようにガラス基板21上にソース、ドレイン電極28a、28bとなる金(その他銀、白金、網、アルミニウムが可能)を印刷法により図のような形状でで被替する。 次に第2図(b)に示すようにソース、ドレイン電極28a、28b上に電解メッキ法によりクロムからなるなりに示すようにとな着する。 続いいて第2図(c)に示すように全面に化学気相堆積法により半路類シリコン半部は後により半路類シリコン半部は後により半路域を関24を被着し、さらに、ゲート電線体層24を被着し、たルミニウム/クロム

本実施例によれば、ゲート電極2となる比抵抗が極めて小さい金を印刷法により所望の形状で形成し、さらに窒化シリコンゲート絶縁体層4に配割を放放するのを防止する拡放防止層3を電解メッキ法によりフォトリングラフィを用いずに必要とする形状で形成でき、 従来例における真空蒸留およびフォトリングラフィによるパターン形成の工程が削減できる。 従って、例えば1m四方のような大型基板1を用いた場合でもTFTアレイ

(絶縁体層側にクロムが接触する2層構造)等の 金属を形成して、本実施例におけるスタガ構造の TFTアレイが完成する。

本実施例においても第1の実施例と同様の効果を有する。

本発明は上記実施例に示す外、 種々の態様に構成することができる。

例えば上記実施例では拡散防止圏として金属を用い、その形成方法に電解メッキ法を用いたが、第1の導電体圏となる金属によっては無電解メッキ法(電気分解を必要としないメッキ法)、 電気 泳動を用いた方法、 隔極酸化による絶縁体形成法 等により拡散防止圏を選択的に形成することができる。

また第1の導電体圏として低比抵抗の金属を用いれば、電極の終端で信号電圧が低下することなく、 さらに第1の導電体圏の全面に拡散防止圏が形成されているために低比抵抗の金属が絶縁体圏あるいは半導体圏への拡散によるTFT特性の劣化がない。

なお、上記実施例ではTFTアレイの製造方法を中心に説明したが、本発明は電極となる金属が絶縁体層あるいは半導体層中に拡散するのを抑制する拡散防止層を形成する必要のある他の半導体装置の製造方法に関しても有効であることはいうまでもない。

発明の効果

以上述べてきたように、本発明は第1の帯電体 圏が絶縁体圏あるいは半導体圏中に拡散するのを 防止する拡散防止圏をメッキ法を用いて形成する ことにより第1の導電体圏が絶縁体圏あるいは半 導体圏に接触する全面に容易に形成でき、 さらに 第1の導電体圏を印刷法により被静形成すること により、 TFTTレイなどの半導体装置の製造工程 程においてフォトマスクを用いた従来のフォトリ ソグラフィの工程と金属の真空蒸着工程とを削減 できる。

従って以上述べた効果により大型基板上に半導体装置を製造する容易性を向上できる効果をも有する。 また、フォトリングラフィの工程および導

電体材料の真空蒸留工程を削減できるため半導体 装置の製作コストを低減できる効果をも有する。4. 図面の簡単な説明

第1図(a)~(d)は本発明の第1の実施例におけるTFTアレイの工程断面図、第2図は本発明の第2の実施例におけるTFTアレイの工程断面図、第3図は従来のTFTアレイの要部構成断面図である。


1、21...ガラス基板、2...ゲート電極、3、23 a、23 b...拡散防止層、4...ゲート絶縁体層、25...半導体層、28 a、28 b...ソース、ドレイン電極。

代理人の氏名 弁理士 栗野瓜孝 ほか 1 名

1 Ø


1---ガラス最校 2 --- ゲート電極 3 --- 拡散前止層 4 --- ゲート絶縁体層

(a)



第 2 図

21 --- ガラス基板 230.23b -- 拡散防止層 25 --- 半薄体層 260.28b --- ソース ドレイン電板



第 3 図

